在生物信号里面，存在着大的共模电平干扰，如何隔绝这个干扰是一直在讨论的话题。之前的方法有电磁隔离、光电隔离以及通过飞电容去采样保持信号等等。但缺点都是显而易见的，磁隔离难以集成、光电隔离由于模型参数复杂导致精度不足、飞电容采样-保持的ktc噪声直接等效在了输入端并且不适用于连续时间。

电容耦合斩波运放：

输入斩波把DC的差模电压调制，但没有调制DC的共模电压（受益于全差分的结构）。运放的输入共模由Vref确定……

由于CCIA只是引出，我们先介绍纹波抑制技术：

对于斩波来说，charge injection（电荷注入与时钟馈通的总称）的不匹配会引起residual offset（额外的失调），并且斩波的调制会引起纹波。纹波的大小与斩波频率成反比，而charge injection与斩波频率成正比。为了降低charge injection，开关尺寸一般都取的特别小。但对于输入斩波来说，小的开关尺寸导致了大的导通电阻（增大了输入噪声），因此要进行一个折衷。

对于自零来说，不存在调制的问题，只有开关的采样-保持，因此理想情况下只存在charge injection，该charge injection可以通过辅助运放以及一些其他方式来减小（可以参考之前的读书笔记）。但开关的采样-保持带来了噪声的混叠，因此低频噪声特性恶化，所以我们可以通过斩波+自零的方式将混叠后的低频噪声调制到更高频率。由于被调制的噪声能量不高，因此一般情况下不需要滤波器（滤波器自身也会带来噪声）。

由于斩波调制之后的低频噪声特性确实非常优秀，所以我们常用斩波来处理噪声问题，但斩波带来的纹波如何处理呢？

在上一篇文章中，笔者使用了斩波稳定技术，通过两个通路来抑制纹波【注：单通道运放加notch可能会引起输出振荡】，慢通路决定了整个运放的DC特性（增益、噪声等），快通路决定了稳定性，并且使用了一个开关电容陷波器来滤除纹波。但这个技术带来的问题是：

但优势也很明显，纹波滤除高效，MNMC补偿也提升了带宽。

为了解决上述问题，引出了一些纹波抑制技术：

一、AC-Coupled Ripple-Reduction Loop

RRL的本质也是一个陷波器，但是设计更加灵活。

AC的输出纹波通过Cs电容耦合（微分）得到方波的电流信号，再经过斩波的解调成为DC的电流信号，通过积分器和跨导放大器Gm4得到一股补偿电流与Gm1的失调电流进行补偿，达到纹波抑制的效果。

RRL对纹波的抑制效果很大程度上取决于RRL的环路增益，RRL环路的噪声通过Gm4注入到运放中，为了减小RRL对整体噪声的贡献，Gm4通常做的比Gm1小。但Gm3的失调电压通过CHRRL进入输出，因此输出端仍然会有纹波，下文会介绍具体的解决方法。

二、Auto-Correction Feedback Loop

与RRL不同的是，这个技术在进入Gm2之前就把纹波通过环路引到运放中，与RRL比的好处是，它没有在输出级Gm2的输出端进行传感，若Gm2后面接了开关电容的话，电荷注入和时钟馈通会导致Gm2的输出端纹波波形“变形”，从而削弱RRL环路的性能。这种技术就没有这个问题，但它的缺点是必须使用了一个notch filter，否则DC信号会通过这个环路，Gm5也会输出一股信号相关的电流，与Gm1的输出进行补偿，从而降低了DC gain。notch的引入也增大了复杂度。另外，该环路的输入端是Gm2的输入端（虚地点），因此能感受到纹波的幅值特别小，导致这个环路要设计的特别敏感（loop gain要非常大）。

三、Digitally Assisted Trimming

也有通过数字的方式进行反馈的：纹波的峰值被采样送入ADC，最后进入DAC并输出数字码，产生补偿电流对失调电流进行补偿。该RRL的缺点是：当补偿一旦完成，RRL环路必须“休眠”，否则会引入巨量的功耗；但一旦该RRL进入休眠，则这个电路很难抗纹波（失调）的漂移（随着时间和温度的改变）。而且为了更完整地补偿失调电流，我们需要更高分辨率的ADC和DAC，这个比较难做到。

四、Chopping + Auto-Zeroing

这是一个斩波+自零的电路，中间框起来的是辅助运放以及用积分器代替电容的电路。但该电路一旦要工作在连续时间，则需要ping-pong结构，增大了功耗。

让我们回到最开始的话题，也就是生物信号的共模干扰，CCOPA或CCIA利用电容耦合和输入斩波器，天然具有抗大共模干扰和具有极高的DC CMRR的优势。

CCOPA：

上图是一个全差分的CCOPA，输入DC电压信号经过CHin的调制变成AC电压信号，经过一个高通滤波，再通过Gm1输出一个AC电流信号，通过CHout解调，最后通过一个积分器输出，建立DC电平。

在这个例子中，由于输入信号被调制，为了保证不引起较大的失真，输入级的高通角要做的比输入斩波频率小。注意到，由于寄生电容的存在，运放最终的跨导Gm是要比Gm1小的，同理，运放的等效噪声会被放大一定的倍数，因此我们要尽可能地减小寄生。

电阻Rb也会贡献噪声，从噪声的角度考虑，Rb可以做的大一点。

在该例中，CHin和Cin组合形成了一个DC的等效电阻，阻值大小为1/（2*pi*f*c）的一半，根据不同的应用场景决定是否要增大输入阻抗（通过正反馈环路PFL实现）

由于输入斩波不会调制共模，DC的共模能被完全阻挡（理想情况下），因此认为理想情况下DC CMRR接近无穷大。而且如果合理对输入斩波器进行设计，共模输入范围（CMVR）能做到特别大（可认为是DC的CMVR），可以接近电容的breakdown voltage（Gm1的输入共模由Vref决定），这就体现了CCOPA与普通opamp的区别：在不提高电源电压VDD的情况下，CCOPA的输入共模范围可以非常大；但对于AC的共模，经过输入斩波器之后，被高通的RC衰减了一部分会出现在Gm1的输入端，这是我们不希望看到的。

如果输入的共模不是DC信号，不是AC信号，是一个阶跃信号呢？显然运放对CM的阶跃做出的响应和时间常数Rb*Cin有关。如果对瞬态响应要求高，则必须减小Rb或者减小Cin。但带来的问题就是：较小的Rb会增大热噪声，较小的Cin会增大高通角。而且对于瞬态响应来说，信号通过Cin会产生一个瞬态的共模电流，Rb之间的失配会在Gm1的输入端引起一个暂时的失调，该失调会在输出端产生纹波（可用RRL滤除）

CCOPA用斩波调制了1/f噪声和失调，但由于Cin一直连接输入信号，因此尽管存在着开关动作，但不会像自零一样，引起噪声混叠。

CCIA：

同CCOPA一样，噪声也会被放大，但我们可以通过减小Cfb的值来调整。

其他特性和CCOPA一样，具有好的DC CMRR和大的CMVR。但反馈斩波器CHfb使得电容Cfb不断在±Vout之间充放电，有限的输出阻抗导致了纹波，输出的Vout越大，纹波也就越大，因此我们需要滤除纹波。当然和opamp不同的还有，电容反馈可以做更高精度的比值（与电阻反馈相比）

然而，为了承受高的输入共模，我们需要对输入斩波器进行设计：

选用高压管（floating HV NMOS）进行设计（或者DMOS）

一个例子如下：

时钟信号进行AC耦合到开关管的栅端，若时钟信号高电平较高，clkp由0->1，MN1和MN2导通，MN1和MN2的VGD被钳位在2.1V，同时MN3和MN4的VGS被钳位在-0.7V，不导通。由于每个导通管子的VOD是固定的，因此产生的时钟馈通和电荷注入与输入共模无关。但该电路的问题是对于高电平不够高的时钟，开关管的栅压是浮空的，过驱动电压没有被定义。因此可以使用两个latch来充当二极管：

当clkp由0->1，MN6和MN8导通，把MN3和MN4的栅源拉一起，因此MN3和MN4不导通，同时MN1和MN2导通，反过来同理。

简化之后是这个电路：

但是这个电路具有不对称性，MN5和MN6都连在了Vinp，因此latch的时钟馈通和电荷注入只注入到Vinp这个端口中。而且若Vinp和Vinn的电平具有一定差距，MN2和MN4都会导通，这是我们不希望看到的（两个latch的斩波器不会有这种情况，因为连接MN4的latch的参考电平连接的不是Vinp而是Vinn）。借助这个思路， 如果我们能选择latch的参考电平永远是输入的最小值就好了，因此就有了以下电路：

容易分析，latch的参考电平（MN5和MN6的源端电压）永远是Vinp和Vinn最小的那个。而且，MN5和MN6的时钟馈通和电荷注入不会之间注入到Vinp中，而是MN7和MN8的源端，版图上做好匹配则不会再有电荷注入和时钟馈通的差模差异。因此：如果输入信号没有较大的差模变化，不用加最小值选择器就可以实现HV斩波开关，若有较大的差模变化，则需要加最小选择器。

添加了保护电路之后：

当输入共模电平一直增大时（latch的参考电平增大），开关管的diode（红色圆圈）让输出电平跟随输入电平，而且MN7和MN8的BD之间的二极管使得开关管MN1、MN2、MN3、MN4的栅端电压不会比输入共模电压低超过0.7V的电压（跟随Vinp增大）

当输入共模电平一直减小时，D1和D2（绿色圆圈）让输出电平跟随输入电平，而且MN9导通，由于电流镜的特性，使得开关管MN1、MN2、MN3、MN4的栅端电压跟随Vinp下降。

若时钟产生交叠，latch的MN5和MN6会同时导通一小段时间，引起一股电流，这里的电阻就是起到了限流保护的作用（减小注入到Vinp的current spike）。