2026年5月25日，上海——在电气电子工程师学会（IEEE）主办的2026国际电路与系统研讨会（ISCAS 2026）上，华为公司董事、半导体业务部总裁何庭波发表题为《半导体新路径探索与实践》的主旨演讲，正式发布"韬(τ)定律"。这是中国企业在全球半导体领域首次提出指导产业发展的全新原则，标志着中国半导体正式从"学习规则"迈向"定义规则"的历史性转折。

过去半个多世纪，全球芯片产业始终被摩尔定律所支配——把晶体管做得越来越小，性能自然提升。然而，当制程逼近1纳米，量子隧穿效应横亘眼前，一座先进晶圆厂的投资高达1.5万亿新台币，摩尔定律正同时撞上物理极限与经济极限的双重高墙。

华为给出的答案是：不再死磕"把晶体管做小"，而是让信号在芯片里"跑得更快"。

"韬(τ)定律"的核心，是以"时间缩微"替代"几何缩微"。τ（tau）在电路理论中代表时间常数——信号切换所需的时间。τ越小，芯片越快、越省电。该定律通过"逻辑折叠（LogicFolding）"等原创技术，将芯片从传统平面单层布局升级为双层垂直堆叠架构，大幅缩短信号传输路径，从底层压缩时延，实现性能的质变。

用一个通俗的比喻：摩尔定律是把马路修得更窄、塞更多车；韬定律则是优化交通指挥系统，让车流跑得更顺畅——路没变窄，通行效率却大增。

韬定律并非纸上谈兵。何庭波披露，过去六年间，基于该定律，华为已成功设计并量产了381款芯片，覆盖智能手机、AI计算、汽车电子、通信网络等千行百业。从麒麟应用处理器、鲲鹏通用处理器到昇腾AI处理器，均有韬定律的技术烙印。

更令人振奋的是，将于2026年秋季面世的麒麟2026芯片，将成为全球首款完整采用逻辑折叠技术的旗舰手机芯片。据披露，该芯片晶体管密度提升53.5%，达到每平方毫米238百万颗晶体管的行业新高度，核心主频达3.1GHz，P核能效同步提升41%。何庭波明确表示："我们取得了一系列仅靠先进制程工艺难以取得的进步。"

韬定律构建了贯穿器件、电路、芯片、系统四层的协同优化体系：器件层优化晶体管与互连损耗；电路层以逻辑折叠突破平面布局边界；芯片层通过"软件、架构、芯片"全栈协同设计；系统层定义灵衢总线，重构互联协议。何庭波还将相关论文《A Time Scaling Theory for Multi-Layer Electronic Systems》提交至中国本土预发布平台ChinaXiv，彰显中国半导体构建独立学术传播通道的战略意图。

何庭波给出了明确的时间表：预计到2031年，基于韬定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平。未来十年，华为将持续推进多层折叠技术迭代，从双层走向多层，持续优化全栈性能。

这不仅是华为一家企业的突围，更是中国半导体在外部技术封锁下，以系统性创新绕开光刻机瓶颈、开辟全新赛道的战略宣言。当全球产业还在制程内卷中挣扎时，华为用六年381款芯片的实战证明：不拼制程，照样能拼出顶级性能。 路标已立，未来已来。