2026年11月2日，高通宣布其第一代高带宽计算（HBC）硅片已在圣迭戈实验室完成关键硬件验证，成功跑通完整内存读写路径并执行近存计算。

此次测试在生产代表性尺寸下完成，验证了HBC核心技术能够按设计运行，标志着高通在下一代AI推理平台内存技术研发方面取得重要进展，也为后续产品集成和商业化部署提供了硬件依据。

通过内存创新突破AI推理瓶颈

对于大语言模型（LLM）推理而言，内存带宽是核心制约因素之一。模型在生成每一个Token时，都需要从内存中读取相应的模型参数及上下文数据，并将其提供给计算单元。在数据中心规模下，大量数据在内存与计算单元之间传输，不仅会增加系统延迟，还会消耗大量能源，进而影响整体吞吐量、能效和总拥有成本。

高通HBC技术正是针对这一问题提出的解决方案，其核心思路是通过3D堆叠等先进集成技术，将计算单元放置得更靠近内存，缩短数据传输路径，减少数据搬运带来的延迟和能耗，同时提高有效内存带宽，从而改善AI推理工作负载的每瓦性能表现。

第一代HBC硅片完成关键硬件验证

在此次验证中，高通工程团队使用业界标准自动化测试设备对第一代HBC硅片进行实测，在生产代表性尺寸下，使用随机化权重和激活值，完成了完整内存读写路径与近存计算测试。

**测试结果表明，第一代HBC硅片能够按设计完成数据传输和计算任务，验证了近存计算架构在实体硅片上的可行性。此次测试并非停留在模拟或理论分析层面，而是在实际硅片上完成，为HBC预期实现的带宽和能效优势提供了硬件依据。**高通表示，随着核心数据通路得到验证，HBC技术正向产品集成阶段推进，为其在生产级AI系统中的应用奠定基础。

面向商业规模的工程化布局

高通技术公司正在将HBC从实验室技术转化为面向商用AI基础设施的可制造平台技术。第一代HBC硅片的成功验证，是其分阶段工程计划中的又一重要里程碑，整个计划涵盖架构设计、工艺开发、测试载体、硅片验证和产品集成。

目前，高通已初步建立从硅片验证到商业部署所需的工程能力，包括：经测试载体和实际硅片验证的近存计算架构；跨多个技术代际开发的晶圆对晶圆键合工艺；通过冗余、重映射和测试机制提升内存可靠性的韧性设计；面向规模化生产的制造方案。此外，一款数据中心产品已完成流片，采用键合DRAM层的逻辑基座正进行早期上电调试。

十余年内存与逻辑集成技术积累

此次HBC硅片验证并非孤立突破，而是建立在高通十余年来对内存架构、先进封装和3D堆叠技术持续投入的基础之上。期间，高通技术公司已实现DRAM直接键合至逻辑硅片的商业化应用，参与塑造JEDEC LPDDR标准，并将内存集成技术应用于全球范围内的系统级封装（SiP）产品。

这些技术积累涉及3D内存集成的多个关键领域，包括DRAM与逻辑设计、热管理、测试覆盖、缺陷管理、产品可靠性以及供应链执行等。高通表示，公司已通过多年研发建立相关核心工程能力，并将其整合到统一的多年期HBC计划中。

从HBC硅片验证迈向Dragonfly AI250

**随着第一代HBC硅片完成验证，高通下一阶段将重点推进产品集成。**其下一代数据中心AI推理平台——高通Dragonfly AI250，预计将于2027年上半年提供样片，并将HBC集成到完整的AI推理加速器平台中。

作为高通Dragonfly Rack全栈推理基础设施解决方案的重要组成部分，AI250将把HBC在内存带宽和能效方面的技术优势引入数据中心。对于超大规模云服务商、云提供商和企业客户而言，高通希望通过这一平台提升每瓦、每美元所能产生的Token数量，同时兼具开放、解耦式机架架构的灵活性。

总结展望

总的来看，从第一代HBC硅片完成验证，到数据中心产品完成流片，再到Dragonfly AI250推进产品集成，高通正在逐步推进其AI推理基础设施技术路线。此次硅片验证为HBC走向商业化应用提供了重要支撑，但其最终性能表现和规模化制造能力，仍有待后续产品验证与实际部署检验。实际性能还可能因产品实现、工作负载和系统配置而异。

小编将在第一时间分享更多相关最新动态和爆料，敬请关注。