你在评论区发北大集成电路学院的新闻给人一种拉北大来背书的味道

我也不知道你书怎么读的，你写论文之前查资料靠公主号的截图吗那这辈子有了工艺

2009年IEEE在横滨的自动化设计会议，S厂的就公开发表了3D EDA工具相关的论文，通过TSV打通把IC设计从2D解放到3D，并且区分了两种先进封装：一种是做好了模块叠上去，类似于现在的叠叠乐X3D和HBM，一种是IC设计和floorplaning就考虑到3D的结构，所以需要EDA厂，比如S厂C厂来考虑电路设计的3D自动化

他们的验证的结果无论是布线的总长度带来的时延降低，还是时钟树/传输/供电布置带来的提升都有具体的论文支撑，另外最重要是，他大篇幅的讲了堆叠下的散热问题，并且认为这个是核心问题，热建模的篇幅比STA，DRC，寄生参数提取和压降分析的篇幅加起来还要多 （这里面留下的思考题是，为什么2009年他们就已经在跑这玩意了，为什么这玩意没有成为移动SoC的方向）

最近几十年里有大量利用他们的3D EDA工具的学生跑的各种3D IC，前几年有人用28nm节点流了个cell的不同track设计验证了靠3D IC在两片IC上提供超越同代工艺的PPC tradeoff的论文（图5）

我很难想象的是，有人能在没有几年基础阅读的情况下24小时速成芯片专家，芯片封装专家然后到我这来懂懂懂，结果一问就是“我不懂但是我爸爸懂，你能有我爸爸懂？我赢了” 怎么水平和一针一样low啊，多少次被打脸自我胜利了