华为将原本需要在平面上延伸几毫米的关键路径，"折叠"成几微米的垂直互连垂直互连线的电阻和电容比长距离水平互连线低一个数量级以上，直接降低了决定芯片性能的时间常数τ=RC，实现"时间缩微"[赞][赞][赞][赞][赞]