“背面供电/SPR这类技术中国在做预研,但台积电A16那种1.6nm+量产级SPR,中国大陆目前没有、也还没到那一步”。
1. 大陆当前真实水位(2026年中)
- 中芯国际(逻辑代工代表):最先进量产/试产是 N+2(7nm级)、N+3(用于麒麟9030,等效7nm级强化),5nm级在试产线;背面供电还没进量产节点。业内推演路径是 N+4 接近台积电N5密度,N+5 才可能引入背面供电,达到 Intel 18A 级密度——但这还是路线图,不是现实。
- 长鑫(DRAM):主攻17nm DDR5、DDR5产能扩张、HBM3样品交付(2026年目标量产),做的是存储阵列和HBM堆叠,不是逻辑芯片的SPR背面电轨。
- 长江存储(3D NAND):拼的是层数堆叠(300+层)和电荷陷阱结构,NAND本身不走逻辑SPR路线,背面供电不是它的核心命题。
- 设备/材料侧:中微(n-TSV刻蚀)、北方华创(减薄/沉积)、长电(背面flip+封测)这些在做背面供电的工艺片段和设备储备,但“有设备能力”≠“有A16级SPR量产平台”。
2. 和台积电A16的代差在哪?
台积电A16 = 1.6nm级 GAA纳米片 + Super Power Rail(背面直触供电)+ 2026Q4量产,英伟达已锁定产能。
大陆这边:
- 逻辑最前沿:中芯N+3,DUV多重曝光、无EUV,正面供电,密度靠硬微缩,能效和台积电N6/N5有差距,更别说A16。
- 背面供电:Intel 18A(2025)已用PowerVia;台积电A16(2026Q4)用SPR;大陆目前是论文/会议预研 + 设备单点突破,没有对外宣布的、带背面供电的先进逻辑节点量产时间表。
3. 总结
- “中国有没有背面供电技术?” → 有苗头、有设备、有论文、有路线图,但没量产、没A16级、没跑在逻辑主节点上。
- “有没有长鑫/长存搞出A16级SPR?” → 没有,长鑫长存是存储厂,不做逻辑SPR;中芯在做更前面的节点,背面供电排在后几代(N+5以后)。
- “长鑫链/存储链/国产替代”,吃的是DRAM涨价+国产替代+IPO情绪这波饭,
跟“台积电A16 SPR突破”是两码事——A16是埃米级前沿,长鑫是DDR5/HBM追赶,层级差着两三代。
