HBM从8层叠到12层，封装却没有变厚

一颗HBM，要把多层DRAM芯片摞在一起。2019年，三星公开过一项12层3D-TSV封装技术：12颗DRAM芯片装进720微米厚的封装里，厚度和当时的8层HBM2相当。层数多了四层，封装却没有跟着长高。留给每一层的空间，只能继续压缩。晶圆磨到一定程度后，已经很难靠自己安全走完产线。

把内存摞起来，是为了把路修宽AI芯片做计算，需要不断从内存读取数据。计算能力再强，如果数据送不过来，芯片一样要等。HBM的办法很直接：把多颗DRAM芯片垂直堆叠，再用TSV连接上下层。TSV的中文名叫硅通孔，可以把它理解成穿过楼层的电梯井，信号不必绕到芯片边缘再上下转一圈。距离缩短以后，数据通道也变多了。大量TSV和微凸点组成很宽的数据接口，数据可以同时通过更多通道流动。HBM的“高带宽”，就来自这种又宽又短的连接方式。一颗存储器从平铺变成叠楼，面积省下来了，封装高度却成了硬约束。

多出来的四层，不能向上要空间三星2019年的公开资料里有个细节：12颗DRAM芯片都被加工到普通打印纸一半以下的厚度，整个封装仍保持在720微米左右。这个数字放在一起看才有意思。8层变成12层，容量可以增加，系统却不希望为了更高的封装重新修改整套空间设计。多出来的层数，只能从单颗芯片的厚度里挤。芯片变薄以前，先处理的是整片晶圆。正面电路完成后，晶圆背面会被逐步磨去。在常见的TSV工艺里，这一步还要让原本埋在硅里的通孔从背面露出来，后面才能继续做绝缘、金属连接和凸点。所以，减薄并不只是为了让封装好看一点。堆叠高度和垂直连接，都在等这一步。

晶圆越薄，越不像一块“硬板”晶圆厚的时候，设备的吸盘能抓，机械手也能平稳搬运。背面磨掉大量硅以后，它会变得更容易弯曲，却没有因此变得耐折。这是一种挺麻烦的状态：能弯，但依然脆。研磨会留下应力，沉积在晶圆上的不同材料也会热胀冷缩。几股力叠在一起，晶圆可能翘曲，边缘的小缺口也可能继续扩展。后面还有刻蚀、沉积、清洗和检测，设备要反复抓取、翻转和传送它。单颗芯片薄，封装才能摞得更高；整片晶圆太薄，产线却未必接得住。设计想往上叠，制造得先保证它别在半路破掉。

临时载板，像加工阶段的一副外骨骼产线通常会在减薄前，把器件晶圆的正面临时贴到一块刚性载板上。中间放一层临时键合材料，三者形成一个组合体。接下来，研磨设备和机械手接触的仍是一片尺寸稳定的“硬晶圆”。薄晶圆承受不了的夹持、搬运和研磨应力，由载板分担。叫它“外骨骼”比较容易理解。它不参加最后的工作，却要在最脆弱的阶段把晶圆撑住。这副外骨骼也不是贴上去就完事。器件晶圆正面可能已经有金属结构和凸点，表面并不平。键合材料需要填住这些起伏，界面里不能藏着明显的气泡和空洞，否则背面磨完以后，厚度均匀性和局部受力都会出问题。载板最终不会进入HBM封装，工艺流程却不能把它当成普通辅料。

前面不能松，最后又不能伤背面加工过程中，键合层会经历研磨剪切力、化学品和温度变化。滑移、起泡或者分层，只要出现一个，后面的厚度和位置就可能偏掉。等背面工艺结束，要求马上反过来：载板必须离开，而且施加在薄晶圆上的力要尽可能小。实际生产里，薄晶圆通常会先转移到膜框上，再通过机械、热或激光等方式移除载板。分离太猛，晶圆可能开裂；材料残留太多，会干扰后续连接；载板清洗时间过长，又会拖慢整条线的节拍。临时键合最别扭的地方就在这里。加工阶段要足够可靠，任务结束以后又得退得干净。两头只顾一头，都很难稳定量产。

层数写在产品上，难度留在产线上实验室做出一片超薄晶圆，可以证明工艺能跑通。量产面对的是一批又一批晶圆，厚度均匀性、翘曲、破片、颗粒和残留都要落在可控范围内。设备还要考虑单片处理时间、载板能否重复使用，以及键合、研磨、解键合和清洗能不能顺畅衔接。某一个参数做得漂亮，不等于整条产线的良率也漂亮。以后再看到HBM堆叠层数增加，可以多看一步：晶圆能磨到多薄，翘曲和厚度均匀性是否稳定，载板移除后有没有裂纹和残留。层数是最后看到的数字。前面先要解决的，是一整片越来越薄的晶圆，能不能平安走完产线。风险提示：内容只作为研究，不作为投资建议。