1.1. 集成电路的制作围绕晶圆(Wafer)展开，加工晶圆的工厂也被称为晶圆厂，其主要任务是将设计阶段产生的集成电路版图，逐层转移到原始晶圆(Bare Wafer)，这个环节被称为“Patterned Wafer”，在集成电路制作中最为关键

1.2. 集成电路的制作通常以工艺节点进行分类，从高端的5nm、7nm直到几十μm级别

1.2.1. 晶圆厂一般需要同时维护多个不同的工艺节点

1.2.2. 拥有5nm工艺节点的台积电，依然需要保留0.25μm+节点以满足不同客户的需求

1.3. 封测厂获得加工过的晶圆后，将进行CP(Chip Probe)测试，检查晶圆的逻辑功能、引脚电气特性等参数，挑拣出生产过程中出现的残次品

1.4. 在晶圆厂中，前道工序之后的剩余过程被统称为后道工序(Back End of Line，BEOL)，主要任务为制作晶体管层之上的金属层

1.5. 集成电路的制作有一个重要的参数，即良率(Yield)

1.5.1. 良率与集成电路的设计，晶圆厂与封装测试厂的制作直接相关

1.5.2. 晶圆厂对良率的影响最为关键

1.5.3. 晶圆厂制作一个工艺并不领先的集成电路，也通常需要百余道工序，任何一道工序发生错误，都将影响良率

1.5.4. 晶圆厂不一定会向用户披露“Patterned Wafer”阶段的良率，即便集成电路的设计与制造都在同一个公司，有些细节依然在部门间相互隔离

1.5.5. 在晶圆厂中，良率的重要性几乎仅次于制作工艺

1.6. 集成电路的良率

1.6.1. 使用更大的晶圆尺寸

1.6.1.1. 在晶圆中，能够切割出的有效Die越多，集成电路芯片的制作成本越低

1.6.1.2. 一片晶圆能够切割出Die的数目，被称为“Die Per Wafer”

1.6.1.3. 更大的晶圆尺寸利于切割出更多的Die

1.6.2. 尽可能减小Die尺寸

1.6.2.1. 减小Die的尺寸，要求在设计阶段生成更小的版图

1.6.3. 测试标准

1.6.3.1. 测试标准是决定芯片良率的重要因素

1.6.3.2. 标准越严，质量越高，良率越低

1.6.3.3. 测试标准极大影响一个产品的成败

1.6.3.3.1. 在大型机时代，日本厂商凭借严苛的质量标准横扫天下

1.6.3.3.2. 在PC时代，同样的标准使其折戟沉沙

1.6.3.4. 不同的应用场景对质量提出了不同的要求，也对测试标准的制定提出了不同的要求

1.6.3.5. 在测试阶段，一个常用的提升良率的策略是分级筛选

1.6.3.5.1. 在处理器厂商向客户提供的不同类型的芯片中，有些型号之间的差异仅是主频高低或者Cache容量大小

1.6.3.5.2. 不同型号产品复用相同的设计和制作流程，只是因为有些Die在测试中没有达到最高设计要求，被降格为中低端产品

1.7. 对工艺节点与良率的追求贯穿晶圆厂的始终，是摩尔定律对集成电路产业所提出的最本质的要求

2.1. 1965年4月，在仙童工作的戈登·摩尔书写了一篇名为“Cramming more components onto integrated circuits”的文章

2.1.1. 摩尔定律并非自然法则

2.1.2. 从1975年至今，这个定律在历经40余年后，正在离我们远去

2.1.3. 摩尔定律提出之后，集成电路产业飞速前行，从20世纪70年代中期的6μm工艺节点推进至2022年的3nm

2.2. 光刻机是最核心的设备，也是推动摩尔定律前行的关键

2.2.1. 光刻相当于其中的尺规，其重要性不言而喻

2.2.2. 在基尔比与诺伊斯发明第一个集成电路的时代，所谓的光刻设备由工程师纯手工打造

2.2.2.1. 光源与照明系统使用可见光，光学系统是从摄像机中拆卸的镜头

2.2.3. 光刻设备从仙童时代的Jay Last与诺伊斯发明的Step-and-Repeat照相机起步，历经Photo-Repeater设备、接触式对准设备、非接触式对准设备，一直发展到投影式对准设备

2.3. 光罩对准设备(Mask Aligner)，简称为“Aligner”

2.3.1. 在Aligner时代，接触式光刻设备最早出现，采用这种方式，光罩与光刻胶直接接触，晶圆获得的图形与光罩完全一致

2.4. 接触式光刻的分辨率较高，价格低廉，最大的缺点源于光罩与光刻胶之间采用的直接接触方式，容易损坏光罩并污染光刻胶

2.4.1. 非接触式光刻是在光罩与光刻胶之间留出一个极小缝隙

2.4.2. 采用非接触式光刻时，光罩与光刻胶没有直接接触，因此有效克服了接触式光刻的缺点，最大的问题是因为光的衍射导致光罩投射到光刻胶上的图形分辨率下降

2.5. 20世纪70年代初，半导体工艺进入10μm节点，现有光刻设备无法满足精度要求，摩尔预言即将失败

2.5.1. Perkin-Elmer公司及时出现，制作出一个名为Micralign100的投影式Aligner，拯救了这个预言，也拯救了摩尔身后的Intel

2.6. 正胶的制作精度高于反胶

2.7. 投影式光刻设备的制作难点在于光学系统，这正是照相机厂商的优势所在

2.8. 1975年，摩尔在国际电子器件年会上，做了一个主题为“Progress in digital integrated electronics”的报告，修订了他在1965年提出的预言，将集成电路可容纳的晶体管数目，更改为从1975年起至1985年，每两年翻一番

2.8.1. 这一年，摩尔成为Intel的第二任CEO

2.8.2. Intel已经拥有4600多名员工，1.37亿美元的销售额，发布了第一颗微处理器，在半导体世界声名显赫

2.9. 摩尔定律要求面积相同的集成电路，每18个月增加一倍数量的晶体管，意味着晶体管尺寸需要持续缩小

2.10. 1978年，GCA公司发布DSW 4800光刻设备

2.11. IBM主导集成电路技术发展方向，提出化学放大光刻胶(Chemically-Amplified Resist，CAR)，引入CMP(Chemical-Mechanical Polishing)技术，发明铜互连、大马士革镶嵌与Low-K介质填充等一系列技术，将集成电路的制作推向高潮

2.12. 0.7这个神奇的数字约定了半导体的工艺节点，从0.35μm、0.25μm、0.18μm、0.13μm直到90nm

2.13. 在45nm、32nm与22nm节点时，产业界维持了摩尔定律的正确性

2.13.1. 但在14nm节点时，摩尔定律的正确性再次受到挑战

2.14. 手机处理器广泛采用的big.LITTLE技术便基于暗硅技术

2.14.1. 基于这一技术的处理器，内部有两组性能不同的CPU，分别被称为“Big”和“Little”

2.14.2. 浏览网页时使用高性能的“Big”；

2.14.3. 听音乐时仅使用低性能的“Little”，而关闭“Big”，以节约功耗

2.14.4. 暗硅的出现，使产业界质疑14nm工艺节点是否满足了摩尔定律，因为在集成电路中的晶体管数目虽然成倍提高，但是不能同时工作

2.15. 在存储行业，摩尔定律许久之前便不再成立

2.15.1. 存储产品的芯片布局异常规整，在如此规整的产品中，摩尔定律依然不能成立，在其他产品中成立的难度只能更大

2.15.2. 2021年1月，美光宣布具有交付1α工艺节点DRAM芯片的能力，但是距离大规模量产仍然需要等待一段时间

2.16. 采用先进的封装技术，如SiP(System in a Package)不能算作延续摩尔定律，因为这种技术的本质是将多个集成电路放入了一个封装之内，不能算作在相同的面积中，容纳更多的晶体管

2.17. 目前产业界延续摩尔定律的有效方法，依然是调整“硅+CMOS结构+平面工艺”生态，进行持续的微创新

2.17.1. 在这个生态中，硅的极限已经来临，使用化合物半导体替换硅也许是一种能够延续摩尔定律的方法，目前这类集成电路并没有量产