MPW全称Multi‑Project Wafer，即多项目晶圆，是集成电路行业一种研发流片模式：把多套不同测试器件、不同实验结构，共同排布在同一套光罩、同一片硅晶圆上面流片，多个研发项目分摊昂贵的掩模版、晶圆制造费用，用较少的晶圆数量，完成大量器件、工艺方案的验证。
MPW在逻辑代工厂已经非常普及，但DRAM存储芯片领域工艺高度专用，传统上几乎没有成熟MPW服务。长鑫存储开展MPW预研，属于国内DRAM行业的前沿探索，服务于V1/V1B/V2/V2B/V3、GL22全系列工艺迭代，同时面向下一代全新存储架构的早期实验。本文拆解长鑫MPW预研的技术内涵、研发目标、实现难点，以及对国产DRAM技术迭代带来的价值与现实约束。

一、传统DRAM研发模式的痛点，为什么要做MPW预研
普通逻辑芯片做新工艺验证，可以直接使用Foundry的MPW shuttle流片。但DRAM是高度定制化的存储器工艺，整套流程包含沟槽刻蚀、高k介质、晶体管、多层金属布线，工艺步骤上千道，掩模成本极高。
在没有MPW模式之前，长鑫做工艺研发验证，只能采用全掩膜（Full Mask）流片：
1. 每一组新器件实验方案，就要单独制作一整套完整掩模版；先进DRAM工艺一套掩模成本动辄数百万人民币；
2. 每一次实验投片，需要消耗完整批次的晶圆，哪怕只是想测试3‑5种器件结构，也要跑完整炉次；
3. DUV多重曝光的先进节点（V3工艺），实验流片成本、时间成本进一步暴涨；
4. 大量基础器件、材料、结构对比实验，项目数量多，但每个项目只需要几十颗芯片样品用于实验室测试，不需要大批量硅片，全掩膜模式会造成巨大的资金与晶圆浪费。
长鑫的MPW预研，核心目标就是改变这套高成本研发模式：把数十种不同的DRAM测试单元、器件结构、介质方案、版图方案，集成在同一片12英寸晶圆上面，一次流片，同时拿到多组实验样品，分摊掩模与制造成本，缩短迭代周期。
注意：长鑫MPW定位是工艺研发验证平台，不是对外给客户做芯片代工流片。主要服务内部工艺研发，同时也会少量开放给国内高校、科研院所做存储器件科研实验，不产出商用DRAM颗粒。

二、长鑫MPW预研到底在验证哪些内容
长鑫MPW基于自家V1B/V2B/V3、GL22多条工艺平台开展预研，晶圆上面排布的不是完整DRAM内存颗粒，而是大量测试Testkey、器件阵列、实验结构，主要分为四大类实验内容。
1、现有工艺平台的器件改良验证
针对已经量产的V2B、GL22工艺，在MPW晶圆上并行投放多组对比实验：
• 不同沟槽电容刻蚀剖面方案，对比侧壁角度、深宽比对漏电、电容电荷量的影响；
• 多种电容介质材料组合，筛选漏电更低、耐压更好的介质堆叠；
• 晶体管栅极、掺杂方案对比，优化器件阈值、抑制漏电，降低DRAM刷新开销；
• 金属互连层、通孔方案，评估电迁移、信号延迟。
以往这些实验需要分开多次投片，通过MPW可以同一颗晶圆上完成多组对照，排除不同批次晶圆带来的工艺波动干扰，实验数据对比更加可信。
2、下一代新工艺节点前期预研
面向V3之后的后续微缩节点，在MPW上投放大量超前实验结构：
• 在DUV多重曝光条件下，测试更小存储单元版图，评估光刻套刻误差、图形畸变；
• 更高深宽比沟槽电容的可行性摸底，提前暴露刻蚀、介质填充的工程难题；
• 探索垂直栅极VSG等新型DRAM单元架构的器件原型，做硅片层面可行性摸底。
不需要直接上马昂贵全掩膜，用MPW快速筛掉大量不可行方案，只把验证通过的少数方案，再投入全掩膜正式工程流片，大幅减少试错成本。
3、特色工艺与车规GL22可靠性实验
MPW晶圆专门投放大量可靠性测试结构：
• 宽温、高压、热应力测试单元，模拟车载‑40℃~125℃工况；
• 抗辐照器件结构，面向信创、航天类存储需求；
• 器件老化、TDDB、BTI等可靠性测试key，快速评估不同工艺改良对寿命的提升效果。
为GL22车规工业工艺迭代提供海量实验数据支撑。
4、产学研协同，开放给国内科研机构
MPW预研成熟之后，小部分晶圆资源可以开放给国内高校、研究所，用于新型存储器件、DRAM器件物理的科研，不用自建存储器产线，就可以拿到基于真实DRAM工艺的硅片样品，补齐国内存储科研缺少实物流片条件的短板。

三、DRAM MPW相比普通逻辑MPW，独有的巨大技术难点
逻辑芯片MPW已经非常成熟，但DRAM做MPW难度要高出一个量级，也是长鑫预研需要攻克的核心障碍。
1. DRAM工艺强耦合，全套工序不能随意拆分
DRAM存储阵列、外围电路、沟槽电容刻蚀是深度绑定的整套流程，不同测试结构对刻蚀、薄膜的工艺条件要求不一样。多种不同实验结构放在同一张掩模，需要平衡工艺窗口，不能A结构最优，导致B结构直接器件失效。逻辑芯片不同项目之间相互隔离，而DRAM器件阵列会互相干扰。
2. 光刻（DUV多重曝光）版图约束严苛
V3工艺依赖DUV四重多重曝光，图形拆分、拼接规则非常严格。MPW里面混杂大量不同尺寸、不同密度的测试图形，很容易引发光刻邻近效应，造成图形畸变。需要专门开发适配DRAM MPW的版图规则、光学仿真修正。
3. 测试与切割难题
一片MPW晶圆上面几十种不同测试key，每一种器件测试条件不一样。需要配套完整的测试程序，探针卡适配；划片切割的时候，不同尺寸的测试单元混排，切割道规划难度远高于普通量产晶圆。
4. 工艺批次一致性风险
MPW是实验性晶圆，不追求量产良率，但需要保证：各个实验结构之间，不会互相污染，不会改变整片晶圆薄膜、刻蚀的基础工艺条件，否则拿到的实验数据没有参考价值。
四、MPW预研带来的实际价值
1. 大幅降低工艺迭代成本
同一套掩模完成几十组器件实验，掩模、晶圆资源复用，器件级实验的研发成本可以下降40‑60%。在DUV多重曝光掩模越来越昂贵的背景下，价值尤为突出。
2. 缩短工艺迭代周期
原本需要多轮投片、几个月周期的对比实验，可以压缩到一轮MPW流片完成，加快V3后续节点、GL22特色工艺的迭代速度。
3. 减少全掩膜流片的盲目试错
大量idea先在MPW做硅片验证，只有经过MPW筛选验证可行的方案，才进入代价高昂的全掩膜工程流片，过滤掉大量无效路线。
4. 夯实国产DRAM的底层器件数据库
积累海量器件实测硅片数据，不再单纯依靠仿真，为沟槽DRAM路线挖掘DUV设备的极限潜力提供实物数据支撑。
五、MPW预研的边界与局限（客观现实）
1. MPW只做器件与工艺验证，不能替代正式产品流片
MPW产出的是测试样片，不是完整DRAM产品。当方案经过MPW验证确认可行之后，依然要走Full‑Mask全掩膜工程流片，开发完整存储阵列、外围电路，才能产出可以商用的颗粒。MPW是前置筛选工具，不是产品开发的终点。
2. MPW无法解决光刻机硬件层面的天花板
MPW只能提高研发效率、降低试错成本，不能突破DUV设备本身物理上限。V3之后进一步微缩遇到的多重曝光套刻误差、沟槽深宽比难题，MPW可以更快把问题暴露出来，但不能消除硬件本身的约束。
3. 现阶段以内部研发为主，对外服务规模有限
不同于成熟Foundry的标准化MPW shuttle，长鑫DRAM MPW尚处在预研阶段，优先服务内部V系列、GL22工艺迭代，对外科研开放的名额、频次有限，不会成为对外大规模商用代工业务。
六、总结
长鑫存储MPW预研，是国产DRAM研发体系的重要升级。在EUV受限、DUV多重曝光工艺流片成本持续走高的大背景下，MPW模式通过多项目共掩模、共晶圆，解决DRAM器件实验成本高、试错周期长的痛点。
它一方面服务现有V1B/V2/V2B/V3通用工艺、GL22车规工艺的持续优化；另一方面用来预研下一代单元架构，快速淘汰不可行的技术路线，减少昂贵全掩膜流片的盲目投入。
需要明确：MPW是研发加速器，不是万能解药，它解决的是研发效率与成本问题，设备硬件带来的工艺物理天花板依然客观存在。MPW预研落地成熟，代表长鑫的技术研发体系，已经从“照着目标做产品”，走向大量器件‑材料‑架构并行探索的深度研发阶段。