📰 台积电公布 2 纳米制程技术细节
台积电在旧金山举行的 IEEE 峰会上公布了其备受瞩目的 2 纳米（N2）制程技术的细节，并展示了 N2 制程在性能、功耗和晶体管密度方面的显著进步。台积电在会上重点介绍到：得益于环绕式栅极（GAA）纳米片晶体管和 NanoFlex 技术的应用，与台积电目前最先进的 3 纳米（N3）制程对比，N2 制程使得芯片的晶体管密度提高了 1.15 倍，同时制程的整体进步使得性能提升了 15%，功耗降低了30%，能效比提升显著。
台积电研发和先进技术副总裁 Geoffrey Yeap 在接受 IEDM 工程师采访时表示：「N2 制程是台积电投入四年努力的结晶，N2 开创了一种全新的晶体管架构「全环绕栅极」，并允许芯片设计师借助这一全新工艺来为芯片的设计带来更多可能』。目前三星和英特尔都在 2 纳米工艺上持续发力，台积电和英特尔预计将在 2025 年生产这一全新制程的芯片。
