半导体封测领域的投资逻辑封装测试是半导体制造的最后一个环节，封装负责芯片物理保护、电气连接与散热，测试保障芯片性能与良率。随着AI芯片制程越来越先进，从5nm到3nm再到2nm，制程提升带来的芯片性能提升越来越有限，封装环节在芯片制程中的重要性大幅提升，台积电的先进封装CoWos工艺，已经成为非常重要的利润来源。CoWos工艺的核心技术是将AI芯片和HBM存储芯片封装在一起，通过大幅缩短AI芯片和存储芯片之间的物理距离，提升数据的传输和计算效率，目前台积电的CoWos工艺可以将一个GPU同8个HBM封装在一起，将互连距离缩短至 10-100μm，信号延迟降低 90%。Chiplet工艺 可以几个芯片通过3D堆叠的方式，通过立体的方式封装成一个大芯片。过去芯片封装总是横向封装，导致芯片面积越来越大，Chiplet工艺可以充分使用纵向空间，进一步缩小芯片面积。国内在制程方面相比海外处于明显劣质，封装技术更加重点，国产厂商主要通过Chiplet和CoWos两大工艺，通过封装工艺提升国内芯片性能，国内封装环节的重要性高于海外。国内封装环节，可以重点关注国内芯片封装龙头长电科技。