在三星与SK海力士双双延迟第十代NAND量产节点之际，铠侠在堆叠层数层面率先交出了量产时间表。

铠侠近日正式将第十代BiCS10 3D NAND闪存量产列为2026财年首要战略重点，量产时间锁定2026年5月至2027年3月区间。

技术规格上，BiCS10采用332层存储单元堆叠架构，相比现款BiCS8的218层增加约52%，位密度提升高达59%。

配合Toggle DDR 6.0接口标准，I/O传输速率从上一代的3.6Gbps提升至4.8Gbps，增幅约33%。输入功耗降低10%，输出功耗降低34%，在标准TLC模式下可实现单颗2Tb存储容量。

这款芯片沿用了CMOS直接键合阵列（CBA）架构，将逻辑电路和存储阵列分别在不同晶圆上制造后再键合。这种设计无需借助更复杂的PLC架构即可实现密度与可靠性的平衡。