跑了 60 年的摩尔定律，曾经是整个科技行业的“导航灯”。你手里的千元手机、桌上的轻薄本、随身带的耳机，背后都藏着它的功劳。过去整整 60 年，产业界跟着它的节奏迭代，让电子设备从遥不可及的奢侈品，变成了家家户户都用得上的东西。任何产业能高速发展，核心永远是效率提升和成本下降，摩尔定律就是把这件事做到了极致。
但就在最近几年，这个“导航灯”开始明显变慢了。当芯片制程从 14 纳米缩到 7 纳米、再到 5 纳米后，两道高墙逐渐显现。
第一道坎来自物理层面。随着晶体管尺寸不断逼近纳米级极限，量子隧穿效应会越来越明显——简单说，就是电子越来越难被“关住”，会出现一定程度的泄漏电流，导致功耗上升、稳定性变差。这并不是某一个临界点才突然出现的问题，而是从更早的制程阶段就已经逐步加剧，只是到了先进制程后变得更加难以忽略。为了继续缩小尺度，行业不得不引入更复杂的晶体管结构，比如 FinFET、GAAFET 等，用工程手段不断“延缓”物理极限的到来。
另一道难题卡在经济账上。现在建一座能生产先进制程芯片的晶圆厂，通常需要投入上百亿到接近200亿美元级别的资金，甚至更高，具体取决于工艺节点与设备配置。这种投入已经成为全球少数几家企业才能承受的规模游戏。
与此同时，技术收益也在变化：过去从 14nm 到 7nm，芯片在性能与能效上还能获得较明显提升（不同产品大致在 30%–50%区间不等）；但到了 7nm 到 5nm 甚至更先进节点，单纯依靠制程缩小带来的性能提升开始收窄，更多集中在能效优化与密度提升上，整体增幅往往降到个位数到20%多的区间，而成本压力却仍在持续上升。
结果就是一个越来越现实的问题：先进制程不再像过去那样“投入越多、普惠越强”，而是逐渐变成“投入越多、边际收益越小”。
本来科技发展的初衷是科技平权，让更多人用上更强的计算能力。但当先进制程的研发与制造成本不断抬升，全世界能够真正参与3nm及以下节点研发与量产的企业已经非常有限，主要集中在少数几家头部厂商手中。小型企业不仅难以自建先进晶圆厂，就连稳定获得最新制程产能都变得越来越困难。
行业逐渐呈现出一种结构变化：过去是“技术扩散带动普惠”，现在更像是“少数头部掌握先进工艺，生态企业在其上构建应用”。
很多人以为芯片制程越先进，性能就一定越强，但现实是，先进制程不再等同于线性性能提升。当物理极限与成本曲线同时逼近边界，单纯依赖缩小晶体管带来的红利正在变弱，芯片性能提升也越来越依赖架构创新、封装技术和系统级优化。
摩尔定律的下半场，科技行业面对的，已经不是“还能不能继续变小”，而是“如何在变慢的情况下继续变强”。