阿斯麦、台积电、英伟达，该睡不着了。7 月 13 日，上海，一家成立不到三年的公司用 14nm 工艺造出了一颗 520TFLOPS 的 AI 芯片，没用 EUV，没用 HBM。

芯片圈有个心照不宣的规矩：想做高端 AI 芯片，就得往 3 纳米 4 纳米死磕，得绑那种最贵的堆叠存储，得去抢台积电的封装产能。

那三家国外巨头把堆叠存储捏得死死的，台积电那边排期都排到 2027 年了。

这路咱们卷不动，制程卡着，存储卡着，封装也卡着。

东方算芯这次没跟着挤独木桥，反而退了一步，选了条看着 "土" 的打法。

说它 "土"，是因为 14 纳米这个工艺节点，在今天的 AI 芯片赛道上实在不够看。

英伟达 H100 用的是 4 纳米，最新的 H200 已经冲到 3 纳米，连国内同行都在往 7 纳米、5 纳米使劲。你倒好，直接掏出个 14 纳米，说出去都怕被人笑话。

但笑话归笑话，520TFLOPS 的 BF16 算力是什么概念？

大概是英伟达 H100 的一半多一点。人家 4 纳米做出来的东西，你用 14 纳米干到了一半性能，这个效率本身就离谱。

更狠的是访存带宽，6.4TB/s，直接干到 H100 的将近两倍。

懂行的人都知道，AI 芯片到了今天，算力早就不是唯一瓶颈了，真正卡脖子的是 "存储墙"—— 计算单元跑得再快，数据供不上也是白搭。

HBM 为什么贵？就是因为它贴着芯片放，带宽大、延迟低。现在你告诉我不用 HBM 也能做到更大的带宽？这就有点颠覆认知了。

秘密藏在两个词里：软件定义芯片，加上 3D 近存计算。

先说 3D 近存。传统方案是计算芯片在中间，一圈围着 HBM 显存，数据得绕着圈跑。东方算芯直接把计算层和存储层像叠汉堡一样垂直堆在一起，用晶圆级混合键合技术焊死，互连间距从几十微米压缩到亚微米级别。

说白了就是把存储搬到了计算单元的头顶上，数据传输距离缩短了上百倍，带宽自然就上去了。

这招狠就狠在，它绕开了 HBM 这个被海外厂商垄断的环节。

现在全球 HBM 产能基本被三星、SK 海力士、美光三家包圆，价格涨得离谱，还得排队抢货。你不跟它玩了，它卡你脖子的手自然就松了。

再说说软件定义芯片，这才是真正的 "内功"。创始人魏少军教授在清华研究可重构计算快二十年了，说白了就是让芯片的硬件电路能像软件一样随时改。

跑大模型的时候就配成张量计算模式，跑图像处理就调成向量模式，任务变了硬件跟着变，不浪费一平方毫米的芯片面积。

传统芯片架构的算力利用率能到 40% 就不错了，大部分时间硬件都在摸鱼。软件定义芯片把利用率拉上去，相当于同样的晶体管干了更多的活。

这也是为什么 14 纳米能打出 4 纳米的效果 —— 人家工艺比你先进，但架不住你干活效率高啊。

说起来也挺有意思，"软件定义硬件" 这个概念，美国人 2017 年才纳入国家 "电子复兴计划"，而清华团队 2006 年就开始研究了。

2022 年美国做到 300 到 1000 纳秒重构一次，咱们 2012 年就做到了 20 到 40 纳秒，快了十倍以上。有些技术积累，真不是靠砸钱就能短期追上的。

当然了，客观说，这颗芯片也不是没有短板。14 纳米工艺决定了它的单芯片算力上限，跟最顶尖的旗舰产品还有差距。

3D 堆叠的良率问题、散热问题，也都是行业共性难题。

魏少军自己在发布会上反复强调 "别迷信 3D"，说这只是手段不是目的，这话挺实在，没有吹得天花乱坠。

但真正重要的是，这条路走通了。整条供应链从设计、晶圆制造到 3D 封装全在国内闭环，不依赖 EUV 光刻机，不依赖海外高端存储。

这意味着什么？意味着别人卡不住你了，想造多少造多少，价格自己说了算，迭代节奏自己掌握。

最有意思的是市场反应。发布会上来了七百多号人，客户、投资人、产业链伙伴挤得满满当当。据说首颗芯片下半年就要批量交付，已经有一批客户在等着 "吃螃蟹" 了。

回头看，这些年国产芯片总在纠结 "几纳米"，好像制程数字越小就越牛。但东方算芯这一下相当于给行业提了个醒：高端算力未必只有一条路。

当所有人都往制程的独木桥上挤的时候，有人从旁边绕了条路，虽然看起来土一点、笨一点，但走通了就是康庄大道。

阿斯麦的 EUV 卖不进中国，台积电的先进产能排不上队，英伟达的高端芯片被禁售。

原来以为这是死局，现在发现，局是死的，人是活的。你堵你的阳关道，我走我的独木桥，走着走着，说不定就走到你前面去了。

当然，现在说 "超越" 还太早，生态、软件、落地场景，每一关都不容易。但至少这条路被证明是可行的，这就够让人睡不着了 —— 尤其是那些躺着赚钱的巨头们。