为什么是电子，为什么是硅，为什么是PN结

在宇宙提供的全部物理系统中，是否存在比PN结更好的开关。一个能撑起通用计算的开关，必须同时满足5个条件：具备非线性，才能做布尔判决；具备增益，信号才能逐级再生而不被噪声吞没；输入与输出隔离，逻辑才有方向性；单次翻转能量足够低，才能大规模并行；能以每年10^21量级复制，边际成本趋近于零。过去80年，全球在这个方向的累计研发投入以万亿美元计，把粒子表和元素周期表几乎筛了一遍。

第一轮淘汰：为什么是电子

开关的本质，是用小能量改变大能流，可控性因此是第一标准。对带电粒子而言，可控性由荷质比决定：电荷越大，对电磁场的响应越强；质量越小，加速越快。电子的荷质比是1.76×10^11库仑每千克，在所有稳定粒子中排名第一。质子电荷相同而质量大1836倍，同样的场下响应慢3个数量级；中子不带电，电磁场对它无从下手。光子同样不带电，且光子之间几乎不发生相互作用——这个特性在传输端是天赋，光纤因此几乎没有串扰，在开关端却是死刑：你无法用一束光直接开关另一束光，只能借助介质微弱的非线性并付出高昂功率。

光子还有两条原罪。其一，它没有静止质量，任何谐振腔都只能把它多留片刻——即便品质因数极高的腔体，光子寿命也只有微秒到毫秒量级，想存住光就必须持续泵浦补充能量，零待机功耗的静态存储在热力学上就被否决了；而电子可以在浮栅的势阱里安睡10年以上，这正是闪存的物理基础。其二，衍射极限把光的最小约束尺度钉在百纳米量级，而晶体管的栅长已经压到20纳米以下。μ子的电磁性质与电子几乎相同，寿命却只有2.2微秒。筛到最后，候选者只剩电子。

还有更深的一层。电子是费米子，泡利不相容原理迫使晶体中的电子逐级填充能级，能带与禁带由此产生。没有费米统计，就没有导体与绝缘体的二分，也就没有开与关。而精细结构常数约1/137所刻画的电磁耦合强度恰到好处：强到1伏特电压就足以重排电子的分布，弱到相邻器件不至于失控串扰。电子是电荷、质量、统计属性、稳定性4个维度的联合最优，而且每个维度上都没有第二名。

第二轮淘汰：禁带是“关”的来源，掺杂是周期表的杠杆

真空管证明了电子开关可行，也证明了这条路线不可扩展。ENIAC使用17468只电子管，功耗150千瓦，每秒执行5000次加法，平均每两天烧毁一只——维持自由电子需要灼热阴极的热电子发射，平摊到每只管子约8.6瓦，能耗地板高得没有前途。固体物理提供了另一条路：在晶体的周期势场中，电子波函数按布洛赫定理解出能带，能带之间出现禁带。禁带就是“关”的物理来源。

禁带宽度存在最优区间。锗只有0.66电子伏，结漏电流比硅高约3个数量级，且温度每升高约10度翻一倍，早期锗晶体管到75度就失效，而硅器件能工作到150度以上。反方向上，碳化硅与金刚石的禁带在3至5.5电子伏，室温下掺杂剂电离不充分、欧姆接触困难，做功率器件出色，做逻辑不经济。1电子伏上下、约40倍kT，是300开尔文环境里做计算的最优禁带——这个数字由玻尔兹曼常数和地球的室温决定。

掺杂则是元素周期表白送的杠杆。硅位于第IV族，4个价电子构成金刚石结构的共价网络。掺入相邻第V族的磷，多出的第5个电子被类氢势场松散束缚，束缚能约45毫电子伏，只比室温kT的26毫电子伏大一点，室温下几乎全部电离。在全部掺杂范围内，硅的电阻率可调约9个数量级，没有第二个物理体系提供这样的杠杆比。掺入第III族的硼则给出空穴——价带顶电子集体运动的等效正电荷，一种由10^22量级原子协同演出的准粒子。一种材料自带两种极性的载流子，是互补逻辑的前提；CMOS静态功耗趋近于零的红利，在周期表第13、14、15列的相邻关系里就已经写好。

PN结：把玻尔兹曼分布铸成电压阀门

把P型与N型硅接在一起，载流子扩散与内建电场漂移达到平衡，界面自发形成约0.7伏的电势台阶。正向偏压降低势垒，能翻越台阶的载流子数目按玻尔兹曼因子指数增长：电压每增加60毫伏，电流变化10倍。这条指数曲线是信息文明最重要的一条曲线，它的分量要拆成三层看。

第一层，计算在数学上必须要求非线性。线性系统满足叠加原理，输出永远是输入的加权和，做不出阈值判决，任何布尔门都必然包含非线性环节。PN结的指数特性来自热平衡统计，是热力学白送的非线性：不消耗任何能量去维持，也永不磨损。

第二层，这条指数律写在普适常数里。每10倍电流对应的60毫伏，等于kT除以电子电荷再乘以ln10，只依赖温度与基本常数，与材料、工艺、厂商全部无关。地球上每一只硅、锗、砷化镓晶体管的亚阈值斜率极限都是同一个数字。正因如此，一颗芯片上的10^11个晶体管才能共享同一套电压裕量和时序设计——器件之间的一致性由物理定律担保，而不是由制造精度担保。任何人工构造的非线性，无论光学克尔效应、磁滞回线还是机械双稳，做不到这种以宇宙常数为锚的整齐划一。这是PN结最被低估的优势。

第三层，它同时是天花板。60毫伏对应10倍电流是理想物理极限——它假设栅极对沟道拥有百分之百的静电控制。实际器件中，耗尽层电容会分走一部分栅压，即便是全环绕栅极的先进节点，亚阈值摆幅也普遍落在70至80毫伏。于是要把开关比做到10^5，理想下限是300毫伏摆幅，工程现实是350至400毫伏，供电电压因此更难压到0.3伏以下。这是该范式必须缴纳的玻尔兹曼税，也是后来所有挑战者共同攻击的靶点。

MOSFET在结的基础上加了一层绝缘栅：用电容隔着氧化层遥控势垒高度。输入端是电场，稳态下几乎零电流；输出端是由电源驱动的沟道电流。弱信号控制强能流，增益由此而来；栅氧近乎无穷大的输入阻抗，同时提供了输入与输出的隔离。增益加隔离，意味着每一级逻辑门都在重建噪声容限——没有这种逐级再生，任何元件都撑不过亿万级门电路的级联。另一件被长期低估的事是：反向偏置的PN结本身就是绝缘墙。上千亿个晶体管做在同一块导电的硅衬底上而互不短路，靠的正是结隔离——PN结不仅是开关，还是集成电路得以集成的前提。

能耗账要算得更细。从ENIAC每次加法约30焦耳到今天的皮焦量级，单位运算能耗被压缩了约13个数量级，但这份红利要分两段记：前2至3个数量级来自范式切换——从真空热电子发射跃迁到固态结物理，第一代晶体管计算机就把单次运算能耗压到了10^-1至10^-2焦耳；其余约10个数量级，才是在同一套结物理框架内、靠尺寸微缩连续兑现的复利。今天先进节点单管一次翻转约在10^-17焦耳量级，距室温兰道尔极限（kT乘以ln2，约3×10^-21焦耳）还有4个数量级。人类历史上没有第二项技术享受过这样的复利。

为什么是硅：胜负手在那层氧化膜

砷化镓的电子迁移率是硅的6倍，为什么输掉了通用计算？因为它没有一层像样的天然氧化物。硅在氧气中生长出的二氧化硅，禁带约9电子伏，非晶态因而与任意形貌自洽，经氢退火后界面缺陷密度可以压到每10万个表面原子只剩约1个的量级。MOSFET靠栅介质与半导体的界面质量存活，而硅与二氧化硅是已知固体物理中最完美的一对界面。砷化镓的表面态把费米能级死死钉住，几十年做不出合格的MOS器件。

硅的其余禀赋顺势展开：地壳质量占比28%，仅次于氧，原料近乎无限；西门子法提纯到11个9，再拉制成直径300毫米的无位错单晶——人类量产过的最纯净、最完美的固体；热导率150瓦每米开，撑得住功率密度早已高出电熨斗底板一个数量级的芯片；1414度的熔点容纳高温工艺窗口。最后是制造范式的降维打击：晶体生长是热力学驱动的原子级自组装，完美晶格是自由能极小值白送的；光刻是并行复制，单次曝光同时定义的晶体管以百亿计，制造10^11个开关与制造1个的边际成本几乎相同。这是人类唯一一种“印刷”而非“组装”出来的机器。今天单个晶体管的成本约为十亿分之几美元，全球年产量以10^21计，超过对地球全部沙粒数量的常见估计。

全部挑战者的战绩

判断最优性，正确的方法不是演绎而是统计：把80年里所有替代路线的结局摆在一起。约瑟夫森结开关快至皮秒、单次翻转低至10^-18焦耳，IBM投入十余年后于1983年终止。原因写在卡诺定理里：从300开尔文制冷到4开尔文，理想制冷机每移走1瓦热量就要在墙上消耗约74瓦电能，而实际低温机的效率只有卡诺极限的一到两成，墙上倍乘因子高达400至700倍——芯片省下的，电费成倍还了回去；且超导世界至今没有配套的高密度存储。光计算：贝尔实验室1990年演示数字光学处理器原型，之后未能走向产品，光子互不作用的天赋在开关端无解，光承担传输与线性运算，非线性判决交还电子。石墨烯迁移率惊人却没有禁带，直接出局。量子计算属于另一个复杂度类，纠错开销约在千物理比特换1逻辑比特的量级。

诚实标注边界条件：这里的“最优”以300开尔文和地球经济学为前提，在4开尔文环境或特定负载下，局部最优解会不同。

结尾

PN结是把玻尔兹曼分布铸造成开关的最小机器：非线性由统计力学免费提供，一致性由普适常数担保，隔离来自空间电荷区，增益来自场效应，复制来自晶体自组装与光刻印刷。5项缺一，都撑不起每年10^21次的文明级复制。人类并没有发明这套物理，只是在元素周期表的第14号元素上找到了它。