CPO光模块 vs 传统光模块：差异、应用与未来
> 当交换芯片速率突破51.2T、向102.4T迈进时，面板上能插的光模块数量正在触及物理极限。CPO（共封装光学）把光引擎直接搬到交换芯片旁边，用毫米级的电互联取代10厘米以上的PCB走线——这不是渐进改良，而是一次架构范式的跃迁。
---
一、从"可插拔"到"共封装"：架构之变
传统可插拔光模块的工作方式
传统光模块（如QSFP-DD、OSFP）是一颗独立组件，插在交换机面板的笼子（Cage）里。数据路径如下：
```交换芯片ASIC → PCB走线(10-20cm) → 面板连接器 → 光模块(DSP+激光器) → 光纤```
这条路径上，电信号要穿越长长的PCB铜线、经过面板连接器的接触点，信号损耗随速率急剧恶化。为了弥补损耗，模块内必须放置DSP芯片做均衡和纠错，而DSP正是功耗大头。
CPO如何改变架构
CPO（Co-Packaged Optics，共封装光学）将**光引擎**（光芯片、硅光调制器、探测器等）与**交换ASIC**集成在同一个封装基板上（2.5D/3D封装），电信号传输距离从10-20厘米缩短到**毫米级**：
```交换芯片ASIC → (毫米级互连) → 光引擎 → 光纤```
面板连接器消失了，长PCB走线消失了，DSP也可以省掉或大幅简化。OIF（光互联论坛）已于2023年发布了首个3.2T CPO模块实施协议（IA），COBO联盟也在推动相关标准化。
---
二、六大核心差异对比
1. 功耗：从"功耗墙"到"破墙"
| 速率 | 传统可插拔 | CPO | 降幅 ||------|-----------|-----|------|| 800G | 15-20W | ~5.4W | **约65%** || 1.6T | ~30W | ~9W | **约70%** |
> 博通在ECOC 2025公布的数据：800G CPO功耗仅5.4W，对比可插拔方案的15W，降幅达65%。Nvidia的Spectrum-X方案中，1.6T CPO光引擎仅7W、外置激光器2W，合计9W。
功耗差异的核心来源是**DSP**。传统模块中DSP占据电芯片BOM的20-30%，而CPO因为信号路径极短、信道损耗极低，可以移除模块侧DSP或大幅简化，实现低于**5 pJ/bit**的能效。在25.6T系统中CPO较可插拔节能46%-56%，51.2T系统节能58%-66%。
**为什么功耗如此关键？** 在一个GB300 NVL72三层网络中，仅光收发器就消耗约**17MW**——这几乎是一个小型变电站的输出功率。
2. 带宽密度：面板空间的重新定义
| 指标 | 传统可插拔 | CPO ||------|-----------|-----|| 面板带宽密度 | 5-40 Gbps/mm | 50-200 Gbps/mm |
交换芯片速率已到51.2T（博通Tomahawk 5），下一代102.4T（Tomahawk 6，3nm Chiplet）。以51.2T/112G计算，需要**512个端口**——面板物理空间已经插不下这么多模块了。CPO将光引擎移到芯片侧，释放了面板空间，端口密度提升约一个数量级。
3. 信号完整性：从"补偿损耗"到"根除损耗"
SerDes速率从112G PAM4向224G PAM4演进，传统架构中PCB走线+面板连接器的信道损耗可达**43dB**（凸点到凸点），逼近物理极限。CPO消除了面板连接器和长走线，信号完整性大幅改善，不再需要Redriver/Retimer等中继器件。
4. 延迟：AI训练的隐性受益者
| 维度 | 传统可插拔 | CPO ||------|-----------|-----|| 信号路径 | 10-20cm PCB + 连接器 | 毫米级 || DSP处理延迟 | 有（编码+均衡+FEC） | 无或极低 || 端到端延迟 | 较高 | 显著降低 |
AI训练中，GPU集群的通信延迟直接影响训练效率。CPO通过缩短物理路径和去除DSP处理，降低了链路延迟，这对规模日益膨胀的GPU集群（万卡、十万卡级）有实际意义。
5. 可维护性：CPO最大的软肋
| 维度 | 传统可插拔 | CPO ||------|-----------|-----|| 更换方式 | 热插拔，面板操作 | 光引擎不可插拔 || 故障隔离 | 拔出坏模块即可 | 需冗余设计，整板维修 || 运维难度 | 低，即插即用 | 高，测试困难 |
这是CPO当前最大的工程挑战。传统模块坏了，运维人员30秒就能换一颗新的；CPO的光引擎封装在芯片旁边，无法单独更换，必须依赖冗余设计（多备一个光引擎），故障定位和维修都复杂得多。OIF推出的ELSFP（外置激光器小型可插拔模块）标准正是为了解决光源可插拔性问题——把最容易坏的激光器做成可插拔，硅光引擎留在封装内。
6. 成本：短期贵，长期看TCO
| 维度 | 传统可插拔 | CPO ||------|-----------|-----|| 单模块成本 | 产业链成熟，成本低 | 初期高（异质集成良率） || 系统TCO | 功耗和散热成本持续攀升 | 规模化后TCO优势显现 || 产业链 | 完整成熟 | 正在构建中 |
CPO的初期成本高于传统模块，但考虑到功耗节省带来的电费和散热成本下降（在数据中心运营成本中电费占比可达40-50%），规模化后整体TCO（总拥有成本）有望优于可插拔方案。
---
三、为什么需要CPO：三大驱动力
驱动力一：交换芯片的"面板墙"
```交换芯片速率演进：25.6T → 51.2T → 102.4T → ...端口需求：256 → 512 → 1024+ → 面板插不下```
当交换芯片达到102.4T时，面板上根本排不开那么多端口。CPO把光电转换移到芯片侧，是从物理上解决端口密度问题的唯一出路。
驱动力二：功耗墙
```光模块功耗演进：400G: 8-12W → 800G: 15-25W → 1.6T: 30W+```
在AI数据中心中，光模块功耗已经占到系统功耗的显著比例。如果继续用可插拔方案，仅光收发器就可能消耗十几兆瓦——这不仅是电费问题，更是供电和散热能力的物理极限。
驱动力三：信号完整性瓶颈
224G SerDes时代，传统PCB走线+面板连接器的信道损耗（43dB）已经接近信号不可恢复的临界点。继续在面板上做可插拔，工程上越来越艰难。
---
四、应用场景：谁用CPO，谁不用
CPO的战场：超大规模数据中心与AI集群
| 场景 | 特点 | 适合CPO的原因 ||------|------|---------------|| AI训练集群（万卡级） | 带宽密度和功耗极致敏感 | CPO降功耗65%+，释放面板空间 || 超大规模云数据中心 | 端口数和TCO驱动 | 规模化部署后TCO优势显著 || 柜内GPU互联（Scale-Up） | 超低延迟、超高带宽 | 2028年后CPO替代铜缆（Nvidia路线图） |
Nvidia是最激进的CPO推动者：Spectrum-X Photonics CPO交换机已量产并服务Vera Rubin平台；路线图规划2026-2027为硅光+外置DFB阶段，2028年Feynman平台将原生CPO。
传统光模块的领地：电信、企业网、中小型数据中心
| 场景 | 特点 | 保留可插拔的原因 ||------|------|-----------------|| 电信网络（5G承载） | 工业环境、分散部署 | 可维护性、环境适应性 || 企业园区网 | 规模小、端口少 | 成本敏感、即插即用 || 中小型数据中心 | 运维能力有限 | 可插拔的便捷性不可替代 || DCI（数据中心互联） | 长距离、DWDM | 相干模块仍是可插拔形态 |
**核心判断标准**：当端口速率≥800G且部署规模达到超大规模时，CPO的功耗和密度优势才能覆盖其运维复杂度带来的成本；否则，可插拔仍然是最优解。
LPO：从可插拔到CPO的过渡桥梁
LPO（Linear Drive Pluggable，线性直驱可插拔）是两者之间的过渡方案：
```传统可插拔 → LPO → CPO（有DSP） （移除DSP，保留可插拔） （光引擎共封装）```
LPO移除了模块内的DSP芯片，将其功能集成到交换芯片侧，**保留可插拔形态**。功耗较传统模块降低30-40%，成本和延迟同步下降。LPO适用于HPC中GPU互联等短距场景，是CPO产业化成熟前的关键过渡方案。
---
五、CPO发展现状（2025-2026）
厂商进展
| 厂商 | 进展 | 关键产品 ||------|------|---------|| **Nvidia** | 最激进，已量产 | Spectrum-X Photonics CPO交换机；服务Vera Rubin平台 || **Broadcom** | 第三代CPO | 102.4T Tomahawk 6原生支持CPO；800G CPO仅5.4W || **Marvell** | 1.6T CPO已送样 | 102.4T Teralynx T100芯片（功耗低25%） || **Intel** | 四阶段分步推进 | 唯一具备完整硅光量产能力的平台 || **台积电** | 代工平台 | COUPE 3D堆叠硅光平台，2026年量产 |
渗透率预测
| 年份 | CPO渗透率 | 关键节点 ||------|----------|---------|| 2025 | 0.05%-10%（口径不同） | AI数据中心率先试水 || 2026 | 2%-5% | **商用元年**，1.6T CPO出货300-400万只 || 2028 | 高端市场15%-20% | Feynman平台原生CPO || 2029 | 3.2T CPO渗透率约50% | LightCounting预测 || 2030 | 20%-35% | 主流化 |
---
六、CPO面临的工程挑战
CPO并非完美方案，当前仍有几大工程难题待解：
1. **光电异质集成良率**：硅光芯片与电子芯片的3D堆叠工艺复杂，良率仍在爬坡阶段（1.6T CPO目前良率约90%-95%）2. **热管理**：光引擎紧邻发热量巨大的ASIC，热密度极高，硅光器件对温度敏感（微环调制器热灵敏度达70-90 pm/°C）3. **测试困难**：共封装后无法像可插拔模块那样单独测试光引擎，需要新的测试方案4. **光引擎不可插拔**：故障后无法单独更换，依赖冗余设计，推高成本5. **迭代周期错配**：交换芯片迭代周期2-3年，光学器件迭代更慢，两者如何同步升级是产业难题
三大调制器技术路线之争
| 调制器类型 | 面积 | 优势 | 劣势 | 主推厂商 ||-----------|------|------|------|---------|| **MRM**（微环） | 25-225 μm² | 面积最小，集成度最高 | 热敏感（70-90 pm/°C） | Nvidia || **MZM**（马赫-曾德尔） | ~12000 μm² | 最成熟、稳定 | 面积大 | Intel/多数厂商 || **EAM**（电吸收） | 中等 | 热稳定性优（耐受35°C波动） | 性能上限待验证 | 部分厂商 |
调制器选型直接影响CPO的热管理设