华为5月发布逻辑折叠后，阴阳怪气和曲解的人很多，包括英伟达黄仁勋也在不了解的情况下，想当然的把华为的逻辑折叠和台积电以前的3D堆叠芯片进行等同。
但我5月的时候也出过两期视频，引用华为自己发布的论文，详细介绍过华为的逻辑折叠。
当时我也说过，逻辑折叠跟3D堆叠芯片的主要区别，就是逻辑折叠是从立体层面去设计电路，而不是简单把芯片堆叠在一起。
我当时也分析过，逻辑折叠通过立体化设计电路，会缩短门电路之间的线路距离，这是会减少热量。
所以，相比只进行3D堆叠晶体管，逻辑折叠的发热量只会减少，而不会增加。
虽然3D堆叠晶体管会必然增加发热。
但现在都是采用3D堆叠晶体管技术。
所以，逻辑折叠在这个基础上，反而成为减少3D堆叠晶体管发热的一种方法。
结果当时就有一些人，自以为自己很懂，跑过来让我不要在不是自己专业的领域说话。
然而，9月4日，华为又发布一篇关于逻辑折叠的论文。
其中提到：“逻辑折叠并不必然导致发热失控，若总功耗下降，整体热负荷反而减轻，再辅以热感知布局将高热模块错位放置，芯片完全可能“更冷”。”
论文介绍：“并非简单将芯片堆叠成多层，而是重构电路的空间关系——把原本平面布局中横跨较长的关键连线，通过折叠设计转化为更短的垂直连接。”
据论文披露，在部分典型核心中，连线长度可缩短约20%，关键路径最多缩短70%；一个处理模块的时钟布线缩短28%，缓冲器数量从4.36万个降至1.9万个。
我5月分析逻辑折叠的时候，也说过，不管黑猫白猫能抓到老鼠就是好猫。
不管大众和舆论能不能理解逻辑折叠。
对于民众，只要一个结果，就是华为可以靠全国产制造，研发出一代又一代性能更强的芯片。
只要有这个结果，就说明我们已经在芯片领域突破美国的卡脖子。
这个才是最重要的。