新思与英特尔加速系统级芯片设计“当芯片工艺迈入埃米时代，设计工具与封装技术需要共同兑现系统性能”

从晶体管到封装，从设计工具到接口IP，这次合作指向同一个问题：如何把先进工艺优势变成可交付的系统能力。Intel 14A的价值，最终要由真实设计中的能效、可靠性和开发周期检验。工艺继续向前，设计方法也必须同步升级。

更先进的晶体管，不会自动带来更强的系统。新思科技在2026年DAC大会上宣布扩大与英特尔代工的合作，围绕Intel 14A推进设计、分析、封装和IP协同。这次合作的重点，不只是让新工艺“能设计”，更是让系统表现“可预期”。

✦ 1 ✦ 工艺升级

Intel 14A延续18A的技术基础，引入第二代全环绕栅晶体管RibbonFET 2与背面供电技术PowerDirect。前者改进器件架构，后者进一步发展背面供电路径，让电源更直接地抵达晶体管，减少供电与信号对布线资源的争用。

面向性能关键路径，Turbo Cells提供高驱动单元选项，设计者可以按需增强关键位置，而不是让整个模块都采用高功耗单元。这种选择性优化，有助于根据应用需求调整速度与能耗之间的平衡。先进工艺的价值，不只是缩小尺寸，也在于提供更灵活的实现方式。

✦ 2 ✦ 性能还是功耗

英特尔给出的14A相对18A预期为：同功耗下性能提升15%—20%，或同性能下功耗降低25%—35%，芯片密度最高提升30%。这些数字来自内部分析，实际收益随负载和实现方式变化，并不意味着每款产品都能同时获得全部最大增益。

因此，设计起点应是系统目标：更高频率、更低功耗，还是更紧凑的布局？只比较单个指标，容易忽略供电、散热与面积预算之间的牵制。工艺提供潜力，架构选择和实现质量，才决定这些潜力能否转化为产品优势。

✦ 3 ✦ 工具跟进

新思科技宣布完成面向Intel 14A的AI驱动实现与签核流程认证，将合作从设计—工艺协同优化，推进到兼顾封装、IP和系统约束的协同设计。流程认证提升的是设计准备度，不能直接等同于工艺已经量产。

工艺设计套件PDK承担着关键连接作用：把设计规则、时序模型、寄生参数提取与制造约束融入工具流程，让工程师在熟悉的环境中使用新工艺，也减少新节点导入时重新衔接模型与检查流程的工作。工具适配越充分，工艺创新越容易成为可用的设计能力。

✦ 4 ✦ 电热一起看

背面供电与高密度集成，让电气、热和机械效应更难分开处理。布局更紧凑，可能加剧局部热点；频率更高，也可能推高供电压力。某个模块优化成功，并不代表整套系统仍满足约束。

结合实现、签核与多物理场分析，工程师可以更早检查压降、电流密度、温度梯度和信号完整性，并评估封装影响。分析结果还可反向指导布局和供电网络调整。关键不是多生成几张仿真图，而是趁设计仍可修改时发现问题，减少后期返工，把可靠性纳入前期取舍。

✦ 5 ✦ 多裸片协同

面向EMIB与EMIB-T封装，3DIC Compiler提供从方案探索到签核的统一环境，支持早期凸点与硅通孔规划，以及UCIe和HBM接口的自动布线。早期规划有助于协调桥接位置、连接关系与高速布线，避免各部分独立完成后，集成时才暴露冲突。

EMIB-T在嵌入式硅桥中加入硅通孔，进一步改善供电路径。对于AI加速器，工具需要同时考虑计算裸片、HBM、桥接结构与封装载板，在带宽、热分布和供电之间寻找平衡。封装不再只是芯片完成后的连接步骤，而是系统架构的一部分。

✦ 6 ✦ IP配套

面向Intel 14A扩展的IP组合包括PCIe 7.0、224G SerDes、USB4和嵌入式USB，以及嵌入式存储器、逻辑库与I/O库。接口和基础模块提前适配工艺，有助于减少重复开发与集成验证负担，让团队把更多资源投入计算架构和系统差异化。

但规划中的14A配套，不应与已面向18A、18A-P提供的产品混为一谈，具体版本与交付进度仍需确认。预先优化的IP能够降低部分集成风险，却不能替代完整系统验证。真正重要的，是工具、模型和IP能够在同一套设计条件下协同工作。