逻辑折叠还是太精妙了，把对制程晶体管密度不那么敏感的缓存放副 die 用便宜量大的老工艺，再把核心逻辑电路放主 die 用最先进的工艺。

虽然成本更高，但突破了 DUV 光刻工艺的物理极限，还推动了国内先进封装产业的发展，有助于以后形成规模效应。

华为应该是第一个在消费级应用双逻辑 die 堆叠的，虽然副 die 大部分是缓存，但和 X3D 那种纯 SRAM 比还是强一个级别。

ASML 到现在还在推大孔径 EUV，英特尔也已经用上了，但未来光刻工艺肯定会被物理限制的，逻辑折叠为今后这种情况打了样，光刻机禁运已经阻碍不了中国科技发展了。