内存行业过去二十年有一条几乎没人能碰的“物理铁律”。而一家中国公司说，它找到了新路。
10 月 10 日，长鑫科技（688825）总裁曹堪宇在第四届集成芯片和芯粒大会上宣布：预计今年年底，将推出融合 4F² 架构与混合键合技术的新一代 DDR5 RDIMM 产品。
先说清楚“4F²”到底是个什么概念。
DRAM 的一个存储单元，通常由 1 个晶体管加 1 个电容器组成，用来存 1 比特。F 是最小特征尺寸，代表光刻能画出的最小线宽。4F² 的意思是：每个单元只占 4 倍最小线宽的平方。而目前全行业主流的架构是 6F²。把单元从 6F² 压到 4F²，同一块硅片上能塞进的晶体管数量显著增加，存储密度可提升 30% 到 50%。
听起来只是“缩一点”，但这一步卡了行业十年。
从 6F² 到 4F²，本质上要求晶体管的沟道方向从“横躺”变成“竖立”——这是一场结构革命。6F² 时代积累的设计规则和工艺流程几乎没法复用，整个行业得重新拼出一套全新的工艺。这也是为什么 4F² 被公认为“下一代技术方向”，却迟迟没人真正做到量产落地。
长鑫给出的答案，是一颗自研的 VSG 晶体管。
VSG，全称垂直包围栅（Vertical Surrounded Gate）。它用垂直的包围式沟道结构，实现更强的栅极控制力，从底层解决了两个老大难：短沟道效应和漏电。漏电对 DRAM 尤其致命——存储单元靠电容里的电荷区分“0”和“1”，漏电太快，电荷流失，数据就错了，严重时系统直接崩溃。而竖立的晶体管形态，还顺带帮了面积微缩的忙，把密度再往上推一把。
另一项关键技术是混合键合。
过去存储阵列和外围逻辑电路被绑在同一套光刻、掺杂条件里，性能上不去。4F² 的解法是把两者解耦，再用晶圆级混合键合实现高速互联，让逻辑性能和存储密度可以各自优化。长鑫从 2019 年就开始独立研发混合键合，2025 年在 IEDM 发表论文，首次在 12 英寸晶圆平台上完成了 DRAM 与 CMOS 晶圆级键合的实验验证。在 4F² 方向，长鑫公开的专利族超过 300 件，2021 年发布过中国大陆首篇相关论文。
不过，最耐人寻味的是它选的首发产品：DDR5 RDIMM。
这是服务器内存，也是内存里最难做的一档。消费级内存拼的是“跑得快”；服务器内存拼的是“一直跑、不出错、在哪里都能跑”——要扛住 7×24 小时不间断运行，要经得起维护时带电热插拔的电压冲击，还要和不同厂商、不同代际的 CPU 和主板跑完数百项严苛的兼容性测试。把第一代 4F² 产品直接押在最高壁垒的赛道上，等于一上来就打最难的关。
一颗芯片的架构换代，从来不是一蹴而就的事。4F² 能不能在量产中把良率和成本同时压住，才是真正的考验。但至少这一次，专利和论文都摆在了台面上——剩下的是时间问题。