本文由半导体产业纵横（ID：ICVIEWS）编译自Semiconductor

内部流程已无法跟上代工厂PDK和异构集成的步伐，而商业EDA工具又带来了自身的一系列挑战。

通过协同设计异构集成，协同设计不仅仅是模拟和数字。它包括封装、互连和数据移动。这对模拟设计有何影响？

Elhak：模拟和数字仍然是关键要素——需要数字布局布线与模拟布局之间相互通信。但除此之外，你还需要将其扩展到封装、中介层上。

Pujol：这就是为什么在所有工作流程中，灵活性都是至关重要的。除此之外，我们还在应对新一代工程师，他们接受过Python和其他语言的培训，可能对传统流程不太熟悉，他们希望将Python知识应用到芯片设计中。一些客户告诉我们：“我们有100名EDA工程师能够打造流程，你们需要融入其中，以便我们能在此基础上进行优化。”因此，作为EDA供应商，我们需要提供灵活性，以适应他们的工作流程。他们希望掌控自己的流程。他们可能会依赖我们的优化器完成80%的工作。但对于一些关键问题，他们希望利用自己的知识，因为他们知道这样可以在降低热量、减少功耗等方面产生显著影响，他们不希望其他人掌握这些关键技术。

Thiagarajan：还有一个我们尚未讨论的重要依赖因素。模拟设计师在开发过程中会受到代工厂PDK演变的困扰。模拟设计师可能会从v0.5版本的PDK开始，设计出一个完美的功率放大器——在各个角落都经过验证，完美无瑕——然后他们收到PDK更新到v0.6或v0.7，设备中的某些内容发生了变化。下一次模拟时，一切都会出错。而现在设计公司正试图加快流片速度。因此，他们会在早期进行设计，但在先进节点上，即使在v1.0版本，技术也可能发生变化，导致良率下降，而问题最终会回到模拟设计上，看起来像是模拟故障。生态系统中存在巨大的依赖关系，我不知道该如何解决这个问题。

过去，模拟设计师一直抵制使用EDA工具，因为它并没有为他们带来明显的益处。这是否会改变现状？

Elhak：是的，确实发生了很大的变化。这种转变部分发生在传统的模拟公司中。我们看到了这种现代化趋势，尽管许多阅读这篇文章的人可能会问，“我们正在现代化吗？”但在模拟领域，这是事实。公司正在从内部的模拟器、可靠性分析环境和变化分析工具转向商业EDA。原因是先进节点带来了新的问题，这些传统工具无法处理——如器件模型、变化和与鳍式场效晶体管和先进节点相关的不同类型的可靠性问题。更新和维护这些工具的成本变得非常高昂。我个人亲眼见证了多次这样的转变。

Thiagarajan：这正是为什么大型EDA公司与代工厂在开发周期早期建立合作关系会有所帮助。

Pujol：你说的问题很对。自研工具持续了很长时间。十年前，我们在射频领域遇到的大多数问题都涉及关键路径的提取。因此，我们讨论的是三四个节点和不到10个端口。五年前，这个数字猛增到60个端口，然后是200个。现在，我们需要1000多个端口来提取接地。我们现在讨论的还不是真正的高频率——也许是28千兆赫。频率将迅速达到300千兆赫。到1 太赫兹时，情况会更糟。国产流量无法很好地处理这种情况。你需要依赖具有可追溯性和其他功能的数据库，而这正是困难所在。他们希望在Python上使用优化器，但仍然依赖EDA工具。因此，他们要求很多公司在工具中加入API，以便在图形用户界面中加入他们自己的东西，但他们仍然需要依赖EDA工具，因为一切都变化得太快，很难再使用他们的定制工具。

Faisal：说到模拟设计，我们缺少人才。没有足够的新模拟设计师接受培训或从学校毕业。与此同时，模拟技术只会不断发展。那么如何解决这个问题呢？世界上没有足够的模拟工程师，甚至没有足够的新人有兴趣成为电气工程师和模拟设计师。反过来说，优秀的模拟设计人员会进行手工计算，他们知道该怎么做，然后用工具进行验证。你可以在子块级进行验证。在系统级则无法做到这一点。但在关键模块层面，他们通常知道预期的结果，有误差条，然后通过模拟来验证。因为如果他们无法做到这一点，那么新来的工程师可能只会运行扫描，然后他们就会不断试错，再试错。这在实验室中是非常好的品质，但在设计阶段，当你不知道要往哪里走时，试错可能会浪费大量的时间和资源。

那么，在模拟设计中，大部分时间都花在哪里？是在前端吗？还是在验证上？它与数字设计相比如何？

Elhak：由于我们今天看到的变化，这些不同阶段的工作量也发生了变化。传统上，模拟设计是在预布局阶段快速完成的。在设计原理图后，我会进行仿真，验证设计是否正确，然后开始布局并提取寄生。如果出现一些问题，我就开始修正这些问题，再进行更全面的仿真，然后就大功告成了。如今，有了先进的节点，设计参数的数量级已与寄生参数的数量级相同。这不仅仅是寄生件的数量问题，随着先进节点的出现，寄生件的数量呈爆炸式增长。重要的还有这些寄生件的重要性。这不仅仅是将结果改变 5%或 10%。它改变的是电路的行为方式。由于晶体管非常小，设计参数的数量级与这些寄生效应的数量级相同。因此，布局前和布局后仿真之间的差异是巨大的。因此，不能用传统方法进行设计。在布局之前，你无法验证电路，这就改变了布局的方式。设计必须循序渐进。你需要估算寄生效应。你需要在设计过程中进行验证。传统的做法是快速设计，然后花费大量时间进行验证。现在情况发生了变化。设计时间越来越长，验证工作则是边做边验证。

Thiagarajan：它必须经过布局后处理，并且需要更进一步地加强。对于布局后处理，你必须进行全功率接地提取。这是必须的。在这个时代，电路中的电压才是真正重要的。如果你试图设计一个电路中的1伏特电源，你做了一个完美无瑕的设计和块级全仿真，然后你再上到更高的层级，猜猜会发生什么？你的C4可能处于一个完全不同的状态。它的IR会下降很多，以至于当你看到那个电路时，它已经不是1伏特了。所以一定要在块级进行布局后处理，你必须将你的电磁（EM）和IR分析提前很多。通常在设计周期中，人们会完成原理图、通过、布局、通过，然后在最后的流片阶段进行EMIR分析。所以你会发现问题，这是一场争分夺秒的竞赛。你必须将你的EMIR分析提前到你的日程中，以确保你的电路电压是存在的，并且没有因为与其他设计师不负责的块的互连而出现问题。

Elhak：这是一个非常好的观点。例如，电源分配网络（PDN）正在变得越来越大，因此更难模拟。但不仅仅是这样。正如你所说，它不仅仅是电迁移和IR压降问题的来源。它实际上正在改变设计的行为方式。它是一个非常大的寄生网络，你甚至需要在电路的功能设计中将其考虑在内。所以，它不仅仅是因为更大了，我们需要模拟更长的时间。我们需要比以往更频繁地进行模拟。以前它是签核阶段的事情。“我会做电源完整性模拟。那是我需要PDN的时候。”现在，它是设计的一部分，必须由设计来模拟。如何在存在大型PDN的情况下加速传统的瞬态模拟——并且与设计一起准确地完成，而不是像EMIR中通常所做的那样分两步进行——是当今的关键技术变革。例如，你可以使用GPU来模拟PDN。所有这些技术都在加快模拟速度，这不仅仅是因为PDN更大了。PDN更大是一个给定的事实，因为寄生元件的数量和电路本身都更大了。但我们必须从开始到签核一直进行模拟。

Pujol：设计的核心依旧是布局导向。虽然原理图设计有其优点，但在许多实际应用中，它几乎无法提供帮助。过去，我们使用的电压标准留有余地，但那样的日子已经一去不复返。电压水平正在下降，这一点我们必须考虑在内。仅仅依赖原理图设计，无异于自寻死路。我们已经讨论了对优秀模拟设计师的需求，他们必须同时考虑布局和结构。如果你的原理图设计过于简化，那么你最终得到的产品将无法达到预期效果。我们所缺乏的，其中之一就是知识传递。我们拥有众多的EDA工具，但缺少有效的知识传递工具。你不能仅仅拥有一堆原理图或布局图，然后期望将它们从一个设计节点简单地移植到另一个。现在虽然有优秀的工具能够实现节点间的构建，并进行人工智能优化，但知识传递并未实现。这种情况可能会进一步恶化。因此，随着我们的电压和延迟不断降低，设计的复杂性也随之增加。在射频领域，我们已经面对这个问题多年。射频工程师明白，在原理图设计时必须避免哪些问题，这些问题会导致耦合和其他相关问题。这也是我们在其他领域需要采取的方法。

Faisal：这是一个非常大的问题。我会将“知识传递”扩展到“经验传递”。我们关于设计的很多直觉都来自在实验室中的挣扎和模拟不收敛的困境。我们拥有的自动化越多，我们就越远离真正的问题。所以，存在一种危险，即新一代工程师出生在社交媒体和自动化的世界中，他们相信一切，而在现实世界中，结果却截然不同。一旦你有了失败的芯片，你就会知道你的原理图模拟实际上是个谎言。其中一些是很难教授的。人们必须亲身经历。

Pujol: 我们需要这样的环境来实现协同设计。如果没有知识的传递，那它就会是一个黑箱。而且，上市时间不会增加，反而总是会缩短。

*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。