华为麒麟9050Pro这是华为首次在芯片技术上引领全球风向，比2023年Mate60的突破技术意义大不少

指标相当震撼，这进步也太大了，靠芯片制造工艺进步绝对实现不了。CPU性能核功耗，降低 41%；GPU功耗，降低 58%。这种降法比一代芯片制程进步还大。

如果硬要类比，这芯片算是3nm性能水准。用DUV光刻机能干出来这么强大的性能，技术上很了不起。以前Mate60芯片是突破封锁，干出了7nm芯片，性能本身不算太强，而且中芯国际技术作用更大。这次麒麟9050Pro是真的技术领先了。

原理在华为得出韬定律时就知道了，论文都有。刚发了第二篇论文，解释发热指标出人意料地也很好。原理不难懂，就是logic folding逻辑折叠，平面长线连接改成短线立体垂直连接。革命性进步就是这个立体垂直连接，好几千万个，以后要发展到上亿个、2亿个、10亿个。

需要注意，以前的芯片连接也是立体的，也有垂直往上连，是在一层晶体管上面搞好几层“导线大楼”。晶体管往上垂直连接到导线层，然后在导线层长距离走到要连的晶体管，往下垂直连接到另一个晶体管。

现在，连晶体管也分两层了。垂直连接是直接晶体管，是真正的短程连接，而不是通过导线层的长程连接。导线大楼应该也还有，只是比以前要小多了。

为什么晶体管是分两层，从晶体管密度提升 53.5%高达2.38 亿颗每平方毫米，就能看出来。这一层是绝对不可能的，每平方毫米超过1亿都费死劲了。两层上面各方1亿多个晶体管，加起来就2.38亿个了。

为什么说叫“逻辑折叠”，不是“空间折叠”？因为连芯片上跑的算法逻辑都改了，以前需要10步的算法，改成3步并行，适应晶体管新布局。

这个思想提出来不难想到，业界是想过。但真正做出来不容易，要改一堆东西，芯片设计软件完全不一样了。华为连芯片设计软件都被封锁了，就自己开发EDA芯片设计算法，就有实力搞logic folding。这也是被逼出来的，如果不封锁EDA，还不一定行。

而且这条路刚开始走，后面还能继续走，加大逻辑折叠力度（垂直连接更多），两层变三层。