Navitas Semiconductor 正式宣告推出两款全新封装产品，分别为顶部散热 QDPAK 以及采用非对称引脚的低剖面 TO - 247 - 4L。此两款产品皆依托其第五代 GeneSiC 技术平台打造。

Navitas 的碳化硅（SiC）业务部副总裁兼总经理 Paul Wheeler 宣称：“我们的客户正不断突破 AI 数据中心与能源基础设施应用的界限。推出顶部散热 QDPAK 和低剖面 TO - 247 - 4 - LP 封装，正是为了直接回应市场对于‘在更小空间内实现更大功率’的迫切需求。”

QDPAK 封装的设计初衷在于，通过使热量直接经由封装顶部传导至散热器，从而突破传统 PCB 散热的热限制。这一经过优化的热传导路径，极大地提升了散热效率，同时实现了系统尺寸的进一步缩减。该封装还将寄生电感降至最低，能够支持更为纯净的开关动作，并在高频环境下达成更高的效率。

此外，QDPAK 平台能够支持更大的裸片尺寸以及更高的电流承载能力，有助于在高功率应用中达成超低的 RDS(ON) 值。与此同时，其紧凑的表面贴装外形为可扩展的高自动化组装提供了支持。其外形规格为 15 毫米×21 毫米，超低高度仅为 2.3 毫米。爬电距离得到了优化，在封装模塑料上特意设计了凹槽，将爬电距离拓展至 5 毫米，且丝毫不牺牲顶部散热焊盘的面积。另外，该封装采用比较跟踪指数（CTI）大于 600 的环氧模塑料（EMC），可支持高达 1000 V RMS 的应用。

低剖面 TO - 247 - 4 - LP 通孔封装变体则是专门针对垂直净空受限的电力电子系统（例如高密度 AI 电源机架）进行了优化。通过最大限度地减小 PCB 上的封装高度，相较于标准 TO - 247 - 4 封装，该封装实现了更高的功率密度。

据悉，该产品能够提供更小的垂直占位面积，以契合紧凑外形尺寸的要求，成功解决了传统 TO - 247 - 4 封装高度受限的难题。它还采用了非对称引脚设计（栅极和开尔文源极采用细引脚），以改善 PCB 的制造公差。该产品主要面向 AI 数据中心电源等对尺寸和最大允许高度极为关键的应用场景。

永霖光电-UVSIS-UVLED紫外线应用专家-独家发布