你手里这块所谓两纳米的芯片，根本找不到一处真正两纳米的地方，这个数字早就跟年份酒的瓶身差不多了。芯片现在玩的也是同一套，1971年，英特尔造出商用芯片，标的是10微米，这个时候说几纳米就是几纳米，跑到2000年前后，工艺压到35纳米，出毛病了，晶体管挤的太近，电子开始不听话，栅极关不死它漏电严重。这时候华人教授胡正明出手了，把原本平躺的晶体管竖了起来，立成一片鱼鳍的样子，让山鸡从三个面把电流包起来，这就是后来满世界都听过的鳍式场效应晶体管。这一招直接给整个行业续了20年的命。从晶体管站起来这天起，几纳米这三个字就开始变成广告词，现在所谓2纳米、3纳米的产品，三级实际距离还在45纳米上下，金属导线间距大概20纳米左右，没有一处真做成2纳米的尺寸，各家各算各的尺。同一代工艺台积电的晶体管密度能把三星压一头，圈内人早就不看几纳米的名号，看的是每平方毫米能装进多少颗晶体管。积电5纳米装下1.7亿颗，ERBM展示的2纳米能做到3.3亿颗，差距摆在这里，制成还重不重要，重要但重要的方式变了。过去50年，大家信的是一条粗暴逻辑，线画的越细，性能就越高。今天这条逻辑撞上了三堵墙。
第一堵是物理墙，硅原子直径0.22纳米，再怎么切也切不出半颗原子，压到1纳米以下，量子隧穿效应直接上桌，电子说穿就穿过去，三级拿它一点办法都没有。
第二堵是钱的墙，研究机构IBS给过数字设计，一颗28纳米的芯片，大概5000万美元，做一颗2纳米的，光是设计费就跳到7.25亿美元，制造和流片还没算进去，流片要是失败一次，几栋楼的钱就烧没了。全球真掏得起2纳米这条线的公司，一只手数得过来。
第三堵最狠，是性价比的墙，阿斯麦最新一代EUV光刻机一台，4.5亿美元，150吨重，要拆开装在三架波音747上飞过去，运到现场还不能直接上线原来的无尘车间。装不下，得另盖一栋厂房，新拉一条产线，整个工程两三百亿美元起步，结果台积电盘下来用老款1.5亿美元的EUV多曝光几次，造出来两纳米单片，成本反而比新机器便宜20%~30%。所以行业里出现一个特别拧巴的场面，人类最先进的光刻机造出来了，最大的客户台积电不买，技术论坛上公开说短期内不打算采购，英特尔抢了先买，结果代工业务一年亏出几十亿美元，首发抢到手了，代价是一身伤。三家公司三条路，台积电压榨老设备的同时猛攻先进封装，把几颗芯片像搭积木一样拼起来。科沃斯的产能这两年一直排队都排不上，担心走首发抢跑路线。3纳米第一个用GA环绕栅极结构，可量率始终被质疑。英特尔豪赌翻盘，工艺改名叫18A，相当于1.8纳米，第一个大规模买进新一代光刻机，还压住背面供电，把供电线路和信号线路分两层走。
中国这边走的是完全不一样的路，买不到最先进的EUV光刻机，那就用多次曝光顶上去，再靠先进封装，把成熟工艺的多颗芯片拼成系统级方案，整机性能上追回来，同时压住新赛道，光子芯片、超导芯片、光电融合的集成电路一起铺。逻辑很直接，别人这条道追不上，自己再开一条新的出来。还有一个方向，跟越做越小完全反着来，往大了做。美国刚上市的Sir ibr as搞出过一颗披萨大小的整片晶圆芯片，整张片子不切割，直接作为一颗用专门为人工智能大模型。芯片这场牌局纳米数字早就不是定输赢的标准，谁能把成本、良率、封装、系统这几件事一起抓住，谁才有资格坐到最后一桌。